面向TSN交換需求的FAST 3.0規(guī)范啟動(dòng)論證
發(fā)布時(shí)間：2019-01-02
2017年推出的FAST 1.0規(guī)范主要支持OpenFlow交換，2018年推出的FAST 2.0規(guī)范在優(yōu)化流水線管理配置的同時(shí)，擴(kuò)展UDO模塊以支持IEEE 1588透明時(shí)鐘計(jì)算和網(wǎng)絡(luò)測(cè)試儀（FAST-ANT）精準(zhǔn)的發(fā)包控制和輸入分組時(shí)間戳標(biāo)記。2019年FAST將進(jìn)一步優(yōu)化FAST 硬件流水線以及FPGA OS的架構(gòu)，推出3.0規(guī)范，以支持時(shí)間敏感網(wǎng)絡(luò)（TSN）的交換需求。
一、需求背景
時(shí)間敏感網(wǎng)絡(luò)（TSN）是工業(yè)互聯(lián)網(wǎng)和關(guān)鍵行業(yè)領(lǐng)域?qū)崿F(xiàn)確定性交換的重要手段。在2018年工信部發(fā)布的《工業(yè)互聯(lián)網(wǎng)發(fā)展行動(dòng)計(jì)劃（2018-2020）》中，明確提出“在汽車、航空航天、石油化工、機(jī)械制造、輕工家電、信息電子等重點(diǎn)行業(yè)部署時(shí)間敏感網(wǎng)絡(luò)交換機(jī)和工業(yè)互聯(lián)網(wǎng)網(wǎng)關(guān)等新技術(shù)關(guān)鍵設(shè)備”。
近年來，IEEE 802.1工作組不斷推出新的TSN標(biāo)準(zhǔn)，在802.1Q標(biāo)準(zhǔn)的2018年版本中增加了大量對(duì)2014版本的修訂，而針對(duì)2018版本的更多TSN相關(guān)修訂還在制定過程中。由于ASIC芯片具有至少兩年的研發(fā)周期，因此目前成熟的網(wǎng)絡(luò)芯片難以符合最新的TSN規(guī)范，F(xiàn)PGA在TSN市場(chǎng)內(nèi)大有可為。
二、FAST 2.0規(guī)范的不足
2018年6月推出的FAST 2.0規(guī)范增加了用戶定義輸出控制（UDO）模塊規(guī)范，支持網(wǎng)絡(luò)接口對(duì)IEEE1588規(guī)范定義的PTP分組（sync/delay_req/delay_resp）透明時(shí)鐘的處理，然而FAST 2.0規(guī)范還難以全面支持TSN交換設(shè)備（TSN網(wǎng)絡(luò)接口控制器和TSN交換機(jī)），主要表現(xiàn)在：
（1）缺乏FPGA內(nèi)部多時(shí)鐘域的時(shí)間同步機(jī)制
FASTFPGA內(nèi)部的UM邏輯和FPGA OS內(nèi)部的每個(gè)網(wǎng)絡(luò)接口的收發(fā)邏輯處于不同的時(shí)鐘域，F(xiàn)AST 2.0沒有提供這些異步時(shí)鐘域中時(shí)間的同步機(jī)制，因此難以精確計(jì)算PTP分組從UM發(fā)出時(shí)刻與該分組從網(wǎng)絡(luò)接口發(fā)出時(shí)刻之間的時(shí)間差值，造成時(shí)間同步的誤差加大。
（2）FPGA OS和UM之間的反壓機(jī)制難以支持分組的確定性轉(zhuǎn)發(fā)
FAST2.0與1.0一樣，UM與FPGA OS之間采用單個(gè)優(yōu)先級(jí)的反壓流量控制機(jī)制，這就會(huì)造成分組在FPGA OS和UM內(nèi)部的轉(zhuǎn)發(fā)延時(shí)不可控，特別是低優(yōu)先級(jí)的分組可能會(huì)阻塞時(shí)間敏感分組的轉(zhuǎn)發(fā)延時(shí)，難以滿足TSN標(biāo)準(zhǔn)中的CQF（cyclic queue forwarding）功能。
（3）缺少1588時(shí)間同步的實(shí)現(xiàn)模型
FAST2.0支持交換機(jī)的透明時(shí)鐘操作，但難以支持1588同步中的時(shí)鐘master和slave端的操作，缺少UM核心時(shí)鐘的調(diào)整機(jī)制，因此無法支持TSN全網(wǎng)設(shè)備時(shí)間同步的需求。
三、FAST 3.0的特點(diǎn)
FAST 3.0在全面兼容FAST 2.0硬件UM和UDO設(shè)計(jì)的基礎(chǔ)上，在以下兩個(gè)方面對(duì)FAST 2.0進(jìn)行升級(jí)。
（1）FAST UM核心時(shí)鐘與外圍I/O時(shí)鐘同步方案
由FAST UM維護(hù)核心時(shí)間計(jì)數(shù)器，在UM接口規(guī)范中增加全局時(shí)間輸出相關(guān)信號(hào)，支持FPGA OS中外圍接口時(shí)鐘域與UM內(nèi)部的核心時(shí)鐘進(jìn)行同步。
（2）提供IEEE 1588同步master/slave模塊
提供標(biāo)準(zhǔn)的可插入FAST流水線中獨(dú)立工作的IEEE 1588時(shí)鐘同步模塊，根據(jù)配置支持主時(shí)鐘工作模式和從時(shí)鐘工作模式。
（3）修改FPGA OS實(shí)現(xiàn)架構(gòu)
取消FAST 2.0中UM發(fā)送端與UDO之間的FPGA OS邏輯，將UM發(fā)送端直接連接不同輸出接口的UDO模塊。取消UDO到UM的流控反壓信號(hào)，使得用戶可以完全控制從UM發(fā)送分組到接口MAC層輸出的延時(shí)，便于支持TSN的輸出調(diào)度。
（4）擴(kuò)展UDO的接口信號(hào)
在UDO的接口信號(hào)中增加與核心UM中全局時(shí)間計(jì)數(shù)器的同步信號(hào)，支持UDO時(shí)間與UM時(shí)間同步，便于計(jì)算分組從UM發(fā)送到接口輸出的延時(shí)，用于實(shí)現(xiàn)PTP協(xié)議分組中透明時(shí)鐘字段的修正。
四、下一步計(jì)劃
2019年1月底：完成FAST 3.0 UM和UDO規(guī)范草案的制定；
2019年2月底，面向TSN交換機(jī)和智能網(wǎng)卡控制面軟件的開發(fā)需求，在提出對(duì)現(xiàn)有FAST的UA軟件架構(gòu)進(jìn)行進(jìn)一步修訂的方案；
2019年3月底，基于openbox-S4完成TSN交換的基本功能演示。
歡迎關(guān)注并提出寶貴意見。
附： FAST規(guī)范的比較
