隨著通信技術的快速發展，網絡資源需求的增長以及高質量服務的訴求使的網絡測量尤為重要，目前網絡測試儀大多為國外產品且高精度測試儀價格昂貴。基于現狀本方案設計了一種基于FPGA實現的高精度硬件測量解決方案，本方案通過主動測量的方式實現，其為針對網絡延時進行測量，實現結構如圖1所示。其分為軟件與硬件實現部分，軟件部分用于實現測試數據的下發以及測試結果顯示功能。硬件包括數據緩存、接收控制、發送控制功能。在此方案中為了保證軟硬件數據的交互，本方案提供了軟件支撐層和DMA硬件支撐邏輯，同時為了確保測試的高精度，測試報文的時間戳使用硬件時間戳。
圖1 硬件測量解決方案結構圖
本方案中，通過軟件測試報文生成器生成測試報文，通過軟件支撐層下發給硬件存儲，硬件可以支撐多個數據存儲，并可以根據需求設置每個報文的發送間隔。發送時軟件下發開始發送信號，則硬件根據軟件配置的報文以及下發的次序，按時間發送間隔逐個進行發送。在發送時硬件記錄發送第一個報文的時間戳值以及發送的報文個數。待發送結束后軟件讀取相應的時間戳和報文個數值。
在報文返回時，接收端記錄接收的報文的達到時間戳值，并將接收的報文發送給軟件。軟件的結果顯示模塊根據接收的報文時間戳以及接收的報文個數與發送時間戳及發送的個數進行比較，從而可以分析出網絡的發送延時以及網絡的擁塞情況。
圖2 硬件測量實現圖
如圖2 展示了硬件測量的實現的細節，本方案中硬件不僅支持測量報文的轉發，同時也支持普通報文的處理。測量報文和普通報文由解析模塊區分，當報文為普通報文時，則可以正常轉發輸出，當為測試報文時則進行緩存。軟件下發每一個測量報文均攜帶一個MD信息，其中包含了當前報文相比前一個報文的發送間隔。定時發送器根據發送信號開始發送第一個報文，待發送結束后判斷后續報文的發送間隔，根據間隔依次發送后續報文。發送過程中由定時發送器記錄發送報文的個數，以及第一個發送報文的時間戳值。發送的測量報文經網絡轉發后將返回給測量模塊。接收的測量報文會在接收控制器添加MD信息，即接收報文的硬件時間戳值。并將攜帶時間戳值得報文發送給軟件進行計算處理。接收控制器會記錄接收的測試報文的數量。收發的測試報文計數以及時間戳供軟件進行分析網絡情況時讀取。
通過測試驗證本測量方案可以實現納秒級的測量精度，且可以實現延時的精度測試、網絡擁塞情況測試以及網絡傳輸延時變化測試。
